扫码关注
- 全部
- 默认排序
GRE是Global Route Environment的缩写，中文意思为全局布线环境，运用具备阶层化意识的全面绕线引擎与图形式互连流程规划程序。通GRE技术在短时间就可以开发出包含众多互连总线与芯片引脚数的复杂且高速的设计组件。此外，运用
Chiplets小芯片封装（也叫作芯粒）技术是指将不同IP模块封装在一起的技术，好处是可以大大提高芯片性能，是近年来主流的芯片封装技术之一。凡亿教育特惠大礼包：>>PCB3D封装实战教程>>Allegro/AD/PADS PCB封装实战近期
自Intel 12代酷睿处理器问世以来，因全面支持PCle5.0协议和引入DDR5内存协议，而备受关注，这也宣告者内存更新换代的时代即将来临，DDR3和DDR4将连续走上舞台的落幕。凡亿教育DDR产品开发课程如下：>>ALLEGRO 8层D
据有关人士爆料，EDA厂商Synopsys（新思科技）因向华为中星国际提供关键技术，正在接收美国商务部调查。好消息！凡亿教育硬件特惠！满300-30，上不封顶！Allegro6层一阶盲打孔PCB高阶教程据彭博社报道，目前尚未公开该调查具体细
近年来电动汽车迎来黄金高峰期，产业火爆，也开始带动动力电池的急剧发展。固态电池作为其中应用最广泛的动力电池之一，因其性价比高，原材料丰富，备受市场青睐。全流程手把手教学，零基础也能学会选择《Allegro四层零基础入门实战》近日，知名市场研
据外媒报道，韩国电池制造商三星SDI计划将用于电动汽车电池生产的堆叠技术应用在智能手机电池生产。Allegro/AD Layout 3D标准库3D模型/三大软件/封装导入工程师必看：>>《PCB 3D封装实战教程》据了解，三星SDI的堆叠技
对于小白来说，学会判断PCB板好坏是必须要掌握的一门技能，因为它关系到你学习PCB设计的后续，那么判断PCB板好坏的方法有哪些？今天将分享频段PCB好坏的方法，希望对小伙伴们有所帮助。学习Allegro，学习PCB设计？来>>《6层一阶盲打
Cadence是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，例如ASIC设计，FPGA设计和PCB板设计。Cadence包含的工具比较多，几乎是包含了EDA设计的全部，下面就介绍Cadence如何新建PCB。打开PCB Edit
打开Allegro软件，执行菜单命令Setup-User Preferences，在如图所示的用户参数窗口进行库路径的指定，对debpath，padpath及psmpath库进行所需要调用封装库所在路径的指定，这样就可以调用本地的pcb封装
Cadence Allegro软件会自带的一些常用的PCB封装库，大家可以自行调用，它所存储的路径为：X:\Cadence\Cadence_SPB_17.4-2019\share\pcb\pcb_lib\symbols，如图所示：
